Laskin kysymykseesi vähintään viisi kysymystä. Yritän vastata vain harvoihin.

Aluksi on, että laitevalmistaja voi määrittää useita ESD-tapahtumien tasoja erilaisille ympäristö- ja muille käyttöolosuhteille, jotka kaikki on luokiteltu IEC 61000-4-2 -standardiin.

Sitten kyllä, liittimen suunnittelulla on merkittävä rooli elektroniikkalaitteiden vikaantumisasteessa. Jos liittimessä on kunnolla reititetty suoja ja signaalinastat ovat upotettuja sisälle, on paljon vähemmän mahdollisuuksia, että signaalit altistuvat suoralle ESD-tapahtumalle, joten ne saattavat vaatia vähemmän ESD-suojausta.

Toiseksi TVS-diodit auttavat, vaikka niiden leikkausjännite on 20-25 V. Tämä on silti melko pienempi kuin normaalin ihmiskehon tapahtuman 4 kV: n purkaus, joten sitä on melko helppo käsitellä sisäisellä suojauksella.

Ja kyllä, 80-luvulla transistorien piielementtien ominaiskoko oli 2000 nm, nykyään se on paljon pienempi, 1/100 siitä, mikä tekee niistä paljon alttiimpia samalle ESD-energialle. Ja ei, ei ole nykyaikaista "5V" MCU: ta, moderni MCU on "1V" MCU. "5 V: n suvaitsevainen MCU on räjähdys menneisyydestä. Saattaa olla" 5 V "suvaitsevainen MCU, mutta joko niiden toiminnot eivät vastaa nykyaikaisia ​​IoT-vaatimuksia, tai sinun on maksettava niistä palkkio.

Muut kysymykset ovat merkityksettömiä yksityiskohtia.

Lyhyesti sanottuna haluat todennäköisesti, että tuotteesi selviää kuluttaja- tai teollisuusympäristössä, etkä halua käsitellä tuotteen korvaamista ja siihen liittyviä kustannuksia sekä riskiä lopettaa liiketoiminta. Sinun on päätettävä, onko yrityksesi tarpeellinen sinulle? Jos kyllä, et kysy kysymyksiä ja hyödynnä paremmin kaikkia kertyneitä tekniikan viisautta suojataaksesi suunnittelua ESD: ltä.

Vankkuus on tekemäsi valinta.

Vertaatko pientä PIC / 74HC: tä verrattuna vadelma-pii: n SOC: iin tai

PIC tai muu pieni 5 V: n mikro- tai 74HC-logiikka: - pieni määrä nastoja - runsaasti tilaa leveille metalliradoille - suurivirta-nastat 50 mA: n kyky = suuri fet-alue - todellinen CMOS-suojapiiri - siirtää staattisen virtalähteen vain diodihäviöllä - isot padit + isot transistorit = isot suojadiodit = iso vikavirta - käytetty CMOS-perusprosessi on 3,3 tai 5 V

SOC / super-mikro / fpga - Bazillion-nastat siksakoidut sidontatyynyt, hienoa metalloitumista niiden väliin - pienet fetit, heikko virtakapasiteetti. Täytyy olla tällainen, koska sillä on niin paljon nastoja -? V-suvaitseva tulo - suojattu zener-järjestelyllä: staattinen hajoaa itse suojadiodissa, ei pureta syöttökiskoille - pienet sidontatyynyt ja fetit = pieni suojarakenne = pieni vikaenergia - matalan jännitteen perusprosessi 1,5 V -2,5 V

^{simuloi tätä virtapiiriä - Kaavio luotu käyttämällä CircuitLab}

Yhteenvetona:

Huipputekniset osat: 7x hajaantuminen 1/10-osassa pad / transistori / metalisointialue, cmos-prosessissa 2x enemmän jänniteherkkyyttä = 140x vähemmän vankka. [liekkisota alkaa parkkipaikalla, kun baari sulkeutuu]

Kyllä, suojelun tarpeessa on suuri ero. Mutta kestävyydessä on suuria eroja, ja niiden pitäisi olla harkittuja valintoja.

Voit välttää monien TVS-diodien toistumisen kullekin I / O-linjalle käyttämällä edullisempia diodeja, kuten BAT54S, kiinnittääkseen signaalilinjaan.Ylemmän diodin katodi muodostaa yhteyden yhteiseen TVS: ään, joka voidaan jakaa usealle I / O: lle.Yhteinen anodi / katodi-yhteys menee signaalilinjaan.Lopuksi alempi diodianodi menee GND: hen.

Tarvitsetko todella 33 ohmin lähtöimpedanssia I / O-laitteellesi?Koska et, voit vain laittaa 10 k ja välttää virtojen lukkiutumista samalla, kun annat sisäisten ESD-diodien tehdä työn.

• Faraday huomasi, että ionisaatiokaaren vastus oli käänteinen virrantiheyden kanssa. Luin tämän Maxwellin kirjasta A Treatise on Electricity and Magnetism eBooK.pdf

ESD-suojaus ei ole triviaali. Joten opi niin paljon kuin voit ja noudata parhaita käytäntöjä.

Ihmiskehomallin (HMB) 100 pF impedanssilla ja 300 pF: n Cart-mallilla on siten merkittävästi erilaiset impedanssit purkaustapahtumassa paitsi C: n, myös liittymättömän virtatiheyden takia, vaihtelee tosiasiallisesti E kenttä kosketuspisteessä. Sileällä pinnalla on noin 3x suurempi eristyksen eristys hajoamiseen kuin terävä kohta, ja koska rako voi olla pienempi, virralla on vähemmän hajautuva vaikutus ja se on suurempi virta, suurempi tiheys ja paljon nopeampi nousuaika ja siten paljon suurempi kaistanleveys. (RC = T = 0,35 / f). Suurten öljytäytettyjen muuntajien dielektristen päästöt voivat ylittää >>10GHz ja sisältää myös optisen spektrin.

ESD-virrat ovat siis vaihtelevia, mutta testimallin lähdeenergia on kiinteä, kuten C ja V määrittelevät, mutta tehotaso riippuu siitä, kuinka lyhyeksi pulssin kesto tulee.

Tiedämme myös, että diodin kapasitanssi on käänteinen diodin tehon ja ESR: n kanssa. Rakennuserojen vuoksi tiedämme, että TVS: llä on parhaat arvot (FOM) zenerin kaltaisille ominaisuuksille ja pienille Schottky-diodeille, joissa on kaksi vaihetta ESR: lle * C = T ovat edelleen paras ratkaisu CMOS: n sisäisen suojan kompromisseihin suurimman nopeuden ja maksimaalisen suojan. Kun kaikkien diodien on reagoitava nopeasti kuin CMOS-salpa niiden suojaamiseksi, mutta koko rajoittaa näiden diodien maksimiarvoksi 5–10 mA DC-tehohäviöstä Absoluuttinen maksimiarvo.

S Joten miten on mahdollista, että kaksi vaihetta on parempi ja paremman suojan saavuttamiseksi TVS: n lisääminen voi parantaa tätä?

Intuitio ja yksinkertaiset siirtotoiminnot kertovat meille, että minkä tahansa käytetyn jännitteen suuri sarja / shuntti-impedanssisuhde voi olla vaimennus suurempi kuin matalan sarjan impedanssi.

^{simuloi tätä virtapiiriä - Kaavio luotu käyttämällä CircuitLab}

Neuvoja

Jos haluat parantaa suojausta merkittävästi sarjalla R tai ferriittihelmellä, niin kauan kuin se ei heikennä haluamaasi kaistanleveyttä arvosta L / R tai 1 / RC = 0,35 / f. Pieni helmi on kuin 100pF-shuntti, mutta se nostaa nousuaikaa, jotta shuntidiodit voivat reagoida nopeammin kuin sisääntulon nousuaika.

Minulla ei ole tarpeeksi aikaa omistautua viimeaikaisiin tutkimuksiin ja tislata ne yhdelle sivulle, mutta tutkimusta tehdään jatkuvasti, kun CMOS-litografia kutistuu edelleen.

• Uusi diodijonorakenne on kehitetty 65 nm: n ESD-suojausta varten. • Sillä on 30% pienempi kiinnitysjännite, 15% pienempi ylitysjännite erittäin nopean ESD-pulssin alla REF