Kysymys:
Miksi kaksi EI porttia sarjassa?
Thomas Russell
2014-04-02 22:44:14 UTC
view on stackexchange narkive permalink

Olen äskettäin etsinyt 74HC139 IC -taulukkoa nähdäksesi sopiiko se projektiini, ja olen törmännyt seuraavaan logiikkakaavioon, joka on minusta hieman outo :

schematic

simuloi tätä virtapiiriä - Kaavio luotu käyttämällä CircuitLab

Jokaiselle tulolle Yn on kaksi EI-porttia kolmoissisääntulon NAND-portin jälkeen; En ymmärrä miksi tämä on välttämätöntä, koska yksinkertainen looginen logiikka kertoo meille:

$$ \ overline {\ overline {A}} \ equiv A \ qquad \ forall A \ in \ {\ text {TRUE }, \ text {FALSE} \} $$

Siksi oletan, että on olemassa jokin sähköinen syy, miksi lähtöä on kaksi taajuusmuuttajaa? En ole aiemmin kuullut portteja nimeltä käänteiset puskurit, ja nämä oletettavasti eristävät piirin ennen ja jälkeen, en kuitenkaan voi väittää ymmärtävänni tämän käyttöä, joten arvostan valaistumista!

Kuusi vastused:
Greg
2014-04-02 23:19:32 UTC
view on stackexchange narkive permalink

Mahdolliset syyt:

  1. Kuormituksen tasapainotus
    • A: n ohjaimella on tuntematon määrä tuulettimia ajamaan. Piirin sisäinen tuuletus ja sen aiheuttama loinen voidaan laskea tietyille piireille, mutta emme tiedä muita ohjaimeen kytkettyjä piirejä. Pohjimmiltaan vaihtosuuntaajia käytetään puskuriekvivalentteina. ja auttaa hallitsemaan loistautumista.
  2. Ajoitus ja kokonaisvirta
    • Siirtymän häiriön vähentämiseksi toiset tilan invertterit voidaan kooltaan nopeampi siirtymäkytkin Se tekee NAND-porttien tulopäivityksen lähes samaan aikaan. Kun tulot muuttuvat vähemmän säännöllisesti, virtaa voidaan säästää ja siirtymähäiriöitä voidaan vähentää.
  3. Signaalin tehostus ja teho
    • Sanotaan VDD = 1,2 V, mutta tulo on 0,9 V. Tulo on edelleen looginen 1, mutta sitä pidetään heikkona, mikä aiheuttaa hitaamman vaihdon ja polttaa enemmän virtaa. Ensimmäiset taajuusmuuttajat voidaan mitoittaa käsittelemään siirtymiä paremmin, mikä tekee jännitteestä entistä ennakoitavamman muun suunnittelun kannalta.
    • On myös mahdollisuus jännitealueen muutokseen. Tässä tapauksessa taajuusmuuttajat ensimmäisessä tilassa voivat toimia askelta alaspäin, esim. 5 V: n syöttöalue 2 V: n verkkotunnukseen.
  4. Mikä tahansa yllä olevien yhdistelmä
Kiitos perusteellisesta vastauksestasi, mutta mitä tarkoitat _ "loistaudilla" _?
Parasiitti voi tulla [kapasitansseista] (http://en.wikipedia.org/wiki/Parasitic_capacitance), [resistansseista] (http://en.wikipedia.org/wiki/Parasitic_resistance) ja [induktansseista] (http : //fi.wikipedia.org/wiki/Parasiittinen_induktanssi). Ne eivät kuulu suunniteltuun suunnitteluun ja ovat laitteen / materiaalifysiikan aiheuttamia.
supercat
2014-04-02 23:53:55 UTC
view on stackexchange narkive permalink

Portin kytkemiseen tarvittava aika riippuu kapasitiivisen kuorman määrästä, jonka sen on käytettävä, transistoreiden koosta ja sarjaan kuuluvien transistoreiden lukumäärästä. Taajuusmuuttaja koostuu yhdestä NFET: stä (N-kanavainen kenttätehostransistori) ja yhdestä PFET: stä (P-kanavainen FET); kolmen sisääntulon NAND-portissa on kolme PFET-laitetta rinnakkain ja kolme NFET-sarjaa sarjassa. Jotta 3-tuloinen NAND-portti voisi vaihtaa lähdön matalaksi niin nopeasti kuin invertteri voisi, jokaisen NFET-verkon pitäisi olla kolme kertaa niin suuri kuin invertterin yksittäinen NFET .

Tämän kaltaiselle pienelle sirulle ainoat transistorit, joiden on kuormitettava merkittävää kuormitusta, ovat lähtöliittimiin kytkettyjä. Käyttämällä neljää taajuusmuuttajien ohjaamaa lähtöä tarvitaan neljä isoa PFET-laitetta ja neljä isoa NFET-laitetta sekä joukko pieniä. Jos NFET: ille osoitetaan alue "1", PFET: ien pinta-ala on todennäköisesti noin 1,5 (P-kanavan materiaali ei toimi aivan yhtä hyvin kuin N-kanava), kokonaispinta-alalle noin 10. Jos lähdöt ohjaivat suoraan NAND-portit, olisi käytettävä kaksitoista isoa PFET-verkkoa (kokonaispinta-ala 18) ja kaksitoista valtavaa NFET-laitetta (kokonaispinta-ala 36, ​​yhteensä noin 54 kokonaispinta-alaa). Lisäämällä 20 pientä NFET-verkkoa ja 20 pientä PFET-yksikköä [12 kutakin NAND: lle ja 8 kukin invertterille] piiri vähentää suurten transistoreiden kuluttamaa pinta-alaa 44 yksiköllä - yli 80%!

Vaikka on olemassa tilanteita, joissa ulostulotappia ohjaa suoraan jokin muu "logiikkaportti" kuin invertteri, lähtöjen ajaminen tällä tavalla kasvattaa suuresti lähtötransistoreille vaadittavaa pinta-alaa; se on yleensä kannattavaa vain, jos esimerkiksi laitteessa on kaksi virtalähdettä ja se on kyettävä ajamaan alhaisen tehonsa, vaikka vain yksi syöttölaite olisi toiminnassa.

Spehro Pefhany
2014-04-03 00:01:54 UTC
view on stackexchange narkive permalink

Jos NAND-portti tehdään selkeällä tavalla (kolme rinnakkaista transistoria GND: lle ja kolme sarjatransistoria Vdd: lle), sillä on alhainen lähdekyky, siirtymät eivät ole teräviä ja viiveaika riippuu kuormituskapasitanssista . Puskurin lisääminen (tai kaksi logiikan palauttamiseksi) puhdistaa kaikki nämä ongelmat.

Tässä on tyypillinen puskuroimaton -taajuusmuuttaja (tämän tyyppinen kaavio) ...

enter image description here

..siirtofunktio (rivillä (1) näkyvä lähtö vs. tulo) näyttää tältä:

enter image description here

Puskurilla viiva (1) on paljon lähempänä neliönmuotoa. (toinen viiva on vedetty virta).

Olin Lathrop
2014-04-02 22:50:41 UTC
view on stackexchange narkive permalink

Tämä on typerää, jos yrität vain kommunikoida sirun logiikasta. Luultavasti se piirretään tällä tavalla, koska sisäisesti on joitain puskurointivaiheita. Sisäiset portit ovat todennäköisesti hyvin pieniä, ja niillä on vain vähän käyttömahdollisuuksia. Ulkopuolelle menevien signaalien on käytävä puskurin läpi, joka voi hankkia ja upottaa paljon enemmän virtaa. Jotenkin tämä toteutusteksti näyttää vaikuttaneen loogiseen kuvaukseen, johon se ei kuulu. Logiikka olisi sama, jos kaksi taajuusmuuttajaa sarjassa korvattaisiin johdolla. Sitten lähtöjen tulisi olla kokonaisnopeus ja nykyinen käyttölaite. Voit yhtä hyvin kuvitella hitaampia ja tehokkaampia NAND-portteja.

Datalehdessä kerrotaan tyypillisestä etenemisviiveestä "viive" -yksiköinä (esim. "5 viiveä" valinnasta lähtöön). Luulen, että tämä on syy, miksi he piirtävät logiikkakaavion sellaisenaan (visualisoidakseen, mikä viivästyksiä itse aiheuttaa).
Jos NAND-portit ajaisivat lähtöä suoraan, voisi kohtuudella miettiä, vaikuttaako nousevan reunan nopeuteen se, kuinka monta NAND-tuloa oli matala. Vastaavasti, jos jotkut NAND-tulot kytketään suoraan tuloliittimiin, voisi kohtuudella miettiä, vaikuttavatko muiden tulojen tilat kytkentäkynnykseen. Kun jokaisella syötöllä on yksi taajuusmuuttaja ja jokainen lähtö syötetään yhdellä taajuusmuuttajalla, se tarkoittaa, että tällaisia ​​vaikutuksia ei todennäköisesti tapahdu merkittävässä määrin.
@supe: En usko, että tietolomakkeiden logiikkakaaviot olisivat tarkkoja logiikoita, jotka on asetettu sirulle, vaan vain osoittamaan minulle käsitteellisesti, mitä siru tekee. Monet tietolomakkeet tulevat jopa heti esiin ja sanovat sen. Ellei tietolomakkeessa ole nimenomaisesti toisin mainittu, oletan sen, eikä siksi tee mitään oletuksia nopeudesta, ajotasosta ja vastaavista taulukon numeroiden ulkopuolella.
BASIL VARGHESE
2014-04-02 23:25:11 UTC
view on stackexchange narkive permalink

Vaikka tämä saattaa tuntua turhalta tekemältä, sillä on käytännön soveltamista. Tämä lisää heikkoa lähtösignaalia. Taso on muuttumaton, mutta lopullisen taajuusmuuttajan kaikki nykyiset hankinta- tai uppoamisominaisuudet ovat käytettävissä kuormituksen kestävyyden parantamiseksi tarvittaessa

Lior Bilia
2014-04-02 23:29:33 UTC
view on stackexchange narkive permalink

Aikaisemmin tällaista järjestelyä käytettiin viiveellä.

Lähettämäsi oivallus on hyödyllinen. Samanaikaisesti tällainen lyhyt viesti toimisi paremmin kommenttina kuin vastauksena.


Tämä Q & A käännettiin automaattisesti englanniksi.Alkuperäinen sisältö on saatavilla stackexchange-palvelussa, jota kiitämme cc by-sa 3.0-lisenssistä, jolla sitä jaetaan.
Loading...