Kysymys:
Diodilogiikan portit
user153322
2014-10-04 04:33:35 UTC
view on stackexchange narkive permalink

Jostain syystä ymmärrän transistorin logiikkaportteja ja pystyn ratkaisemaan ongelmia, mutta jostain syystä en ymmärrä diodien rakentamia ja / tai logiikkaportteja. Jos joku osaa selittää sen minulle piirianalyysin avulla, kiitän sitä.

OR and ADD logic implemented in DRL

Yrititkö laittaa erilaisia 0V: n ja Es: n yhdistelmiä kuhunkin tuloon?
Olen tehnyt kaiken, sillä ei vain ole mitään järkeä minulle.
Eivät edes osat, joista saat 0,6 V tai Es - 0,6 V?
Emme peittäneet osaa vielä 0,6: lla, mutta sanotaan, että - ja portille tulojännitteet ovat molemmat matalat, miksi lähtö on matala.
Koska diodien toisella puolella olevaa jännitettä pidetään 0,6 V: n jännitteellä.
Kiitos kaikista upeista vastauksista ja niille, jotka muokkaivat kysymystäni.
koska ne ovat totuuspöytiä.
Neljä vastused:
tcrosley
2014-10-04 05:01:25 UTC
view on stackexchange narkive permalink

Muista vain, että virta kulkee diodin läpi nuolen suuntaan.

TAI-portin tapauksessa, jos potentiaalia ei ole (ts. logiikka 0 tai maa ) molemmissa tuloissa, virta ei kulje kummankin diodin läpi, ja alasvetovastus R \ $ _ {L} \ $ pitää lähdön maassa (logiikka 0).

Jos jommallakummalla tuloista positiivinen (looginen 1) jännite on sisääntulossaan (sisään 1 tai 2), virta kulkee diodien läpi ja näkyy ulostulossa Out, vähemmän diodin eteenpäin suuntautuvaa jännitettä (alias diodipudotus).

AND-portti näyttää haastavammalta käänteisten diodien takia, mutta ei.

Jos jompikumpi tulo (In 1 tai In 2) on maapotentiaalissa (logiikka 0), niin johtuen suuremmasta potentiaalista anodipuolella vastuksen R \ $ _ {L} \ $ positiivisen jännitteen vuoksi, virta kulkee diodien läpi ja ulostulon jännite Out on yhtä suuri kuin diodi, 0.7v.

Jos molemmat tulot AND-portille ovat korkeat (logiikka 1), virtaa ei kulje kummankin diodin läpi ja positiivinen jännite R: n kautta \ $ _ {L} \ $ ilmestyy lähtöön Out.

-------------------------- ------------------

Diodilogiikka ei sinänsä ole kovin käytännöllistä. Kuten esimerkiksi OR-portin kuvauksessa todettiin, jännite lähtöliittimessä, kun jommassakummassa tulossa on logiikan korkea (1), on tulon jännite miinus diodipudotus. Tätä jännitehäviötä ei voida palauttaa vain passiivisilla piireillä, joten tämä rajoittaa voimakkaasti kaskadoitavien porttien määrää.

Diodilogiikalla on myös vaikea rakentaa muita portteja kuin AND ja OR. EI portteja EI ole mahdollista.

Syötä siis DTL (dioditransistorilogiikka), joka lisää NPN-transistorin edellä kuvattujen porttien lähtöön. Tämä tekee niistä NAND ja NOR portit, joista kumpaakin voidaan käyttää minkä tahansa muun logiikkatoiminnon luomiseen.

Joskus diodilogiikan ja DTL: n yhdistelmää käytetään yhdessä; diodilogiikka yksinkertaisuutensa vuoksi, ja DTL antaa signaalitasojen negaation ja regeneroinnin. 1960-luvun alussa kehitetty Minuteman II -ohjuksen ohjaustietokone käytti diodilogiikan ja dioditransistorilogiikan yhdistelmää Texas Instrumentsin valmistamissa varhaisissa integroiduissa piireissä.

En todellakaan ymmärrä, miksi me edes tarvitsemme diodeja?Jos poistamme ne, näyttää siltä, että saisimme täsmälleen saman totuustaulukon.
@mohsinulhaq kyllä, yksinkertaisesti johtojen liittämisellä olisi sama vaikutus kuin OR-portilla, mutta se antaisi myös virran virrata yhdestä tulosta toiseen, mikä on harvoin toivottavaa useimmissa piireissä.Diodit antavat tulojen pysyä erillään toisistaan.
nurabha
2018-02-20 17:24:52 UTC
view on stackexchange narkive permalink

Voit ymmärtää helposti ymmärrettävät diodeista tehdyt logiikkapiirit ottamalla huomioon diodin ihanteellisen mallin, jossa jätämme huomioimatta diodin sisäänrakennetun 0.6-0.7v sisäänrakennetun jännitteen pudotuksen, mahdollisen irtovastuksen ja ei-idealiteetit. Joten pidämme ihanteellista diodia täydellisenä kytkimenä: se on suljettu eteenpäin esijännitettynä ja auki, kun taaksepäin puolueellinen

Ideal-diodimalli

  Vp = jännite diodin P- tai anodiliittimessä
Vn = jännite N: n tai diodin katodiliittimessä
Vpn = Vp - Vn = terminaalin jännite diodin yli
Id = virta diodin kautta

jos Vpn < 0, diodi on käänteinen esijännitetty ja toimii avoimena piirinä eli Id = 0
jos Id! = 0, diodi on eteenpäin esijännitetty ja toimii oikosuluna eli Vpn = 0
 

Tämän mallin avulla lasketaan virta I läpi vastuksen

OR Gate

  In1 In2 I Out
0v 0v 0 0v
0v Es Es / R Es
Es 0v Es / R Es
Es Es Es / R Es
 

Aina kun vähintään yksi tuloista pidetään korkealla (Es), nollasta poikkeava virta virtaa maata kohti vastuksen läpi, kun vastaava diodi on esijännitetty ja toimii oikosuluna. Koska oikosuluna toimivan diodin jännitteen pudotus on 0, terminaalin Out pidetään korkeana (Es). Kun molemmat tulot pidetään maadoitettuina (0v), molemmat diodit ovat taaksepäin esijännitettyjä ja siten avoimia, eikä virtaa virtaa vastuksen läpi. Tämän seurauksena terminaali Out on nyt pidetty maassa (0v)

AND Gate

  In1 In2 I Out
0v 0v Es / R 0v
0v Es Es / R 0v
Es 0v Es / R 0v
Es Es 0 Es
 

Aina kun vähintään yhtä tuloliittimistä pidetään maadoitettuna (0v), niiden vastaava diodi on eteenpäin esijännitetty ja toimii oikosulun aiheuttaen nollasta poikkeavan virran vastuksen läpi.Koska oikosuluna toimivan diodin jännitteen pudotus on 0, liitin Out pidetään maadoitettuna (0v).Kun molempia tuloja pidetään korkeina (Es), nyt molemmat diodit ovat käänteisesti esijännitettyjä ja toimivat siten avoimina piireinä eikä virtaa virtaa vastuksen läpi.Tämän seurauksena terminaali Out on nyt nostettu korkealle (Es)

Mikä täysin riittävä selitys ... Kiitos siitä, että tätä aihetta ei selitetä liikaa eikä liian vähän.
crgrace
2014-10-04 05:03:10 UTC
view on stackexchange narkive permalink

Voin selittää TAI-portilla. Alasvetovastus asettaa lähdön arvoon 0 V, mutta suhteellisen korkean impedanssin kautta.

Diodi voidaan ajatella yksinkertaisesti kytkimeksi, jos sen yli on positiivinen jännite (missä "positiivinen" voi olla tulkitaan enemmän kuin käynnistysjännite), niin se on matala impedanssi. Jos jännite on negatiivinen, impedanssi on suuri.

Katsokaa nyt TAI-porttia. Jos IN1 ja IN2 ovat molemmat matalat, molemmat diodit ovat pois päältä (ts. Ne ovat suuria impedansseja). Joten pudotettu vastus hallitsee ja lähtö on nolla.

Jos esimerkiksi IN1 on korkea, diodi syttyy ja IN1 taistelee alaslasketun vastuksen kanssa. Kuitenkin, jos IN1: llä on pieni lähtöimpedanssi (mikä sen pitäisi), se voittaa köyden ja tulos menee IN1: een tai HIGH: iin. Sama argumentti pätee, jos IN2 tai molemmat IN1 ja IN2 ovat korkeat.

Muista, että piirretty kaavio viittaa IN1: ään ja IN2 = Es: ään.

Muista myös diodipisteet jännitteen suunta, joten jos nuolen osoittama puoli on pienempi kuin nuolen osoittama puoli, diodi on PÄÄLLÄ.

EM Fields
2014-10-04 06:05:14 UTC
view on stackexchange narkive permalink

Alla olevassa AND-tapauksessa Y tulee totta (korkea) vain, jos A JA B ovat totta, kun taas OR-tapauksessa Y tosi, kun A TAI B ovat totta

enter image description here



Tämä Q & A käännettiin automaattisesti englanniksi.Alkuperäinen sisältö on saatavilla stackexchange-palvelussa, jota kiitämme cc by-sa 3.0-lisenssistä, jolla sitä jaetaan.
Loading...