Optimointi tälle tasolle rikkoo sydämesi. Tulos voi muuttua käyttämäsi FPGA: n tekniikan, muiden FPGA: n tekijöiden, mutta myös muiden kuin sinun hallinnassasi olevien tekijöiden, mukaan lukien asentajan satunnaislukujen siemen, vuoksi.

Tämän sanottuani uskon, että vaihtoehto 3 on paras. Vaihtoehdoissa 1 ja 2 vertailija / TAI-portti kulkee laskureiden välillä, jotta se voi ilmoittaa, että tavoitemäärä on saavutettu. Vaihtoehto 2 voi olla hieman nopeampi kuin 1, koska kaikki voi olla suora TAI yhdessä ilman taajuusmuuttajia, mutta taas kohtaat pieniä teknologisia eroja, joissa se voi olla nopeampi AND: lle tai XOR: lle.

Vaihtoehto 3 ohittaa laskurin yhden ylimääräisen bitin edullisen hinnan vertailun. Tämän pitäisi olla sen arvoista, ellet ole vakavasti rajoitettu varvastossuilla.

Yksi hauska tosiasia laskureista on, että ne yleensä ryhmitellään laitekohtaiseen kokoon logiikkalohkossa, ja näet ajoituksen muutoksen odotettua enemmän, jos tämä ylimääräinen bitti työntää sinut pois ryhmästä.

Yksi toinen vaihtoehto olisi alustaa laskuri arvoon 6 (= 2 ⁴ - 10), laskea ja nollata, kun kantolähtö aktivoituu (ts. kaikki FF: t ovat kaikki).

Tämän etuna on, että se ei vaadi ylimääräistä FF-tiedostoa, ja monissa FGPA: ssa on omistettu apulogiikka nopeuttaakseen tällaista kantotoimintaa laskuri- tai summainpiirissä.

Riippuu.Esimerkiksi: kiikun etenemisviive 0 → 1: lle ja 1 → 0: lle voi olla erilainen, ja siten laskurin siirtoviiveet 000 → 001 ja 001 → 000 voivat olla hieman erilaiset.Se voi olla korkeampi tai pienempi, riippuen FPGA: ssa käytetystä CMOS-tekniikasta.Joten sinun on syntetisoitava ja selvitettävä, kumman ajoitus on parempi.

Kääntäjän kirjoittajan näkökulmasta: jos käytät kokonaisluku , sisäistä esitystä ei ole määritelty ja kääntäjä voi vapaasti valita tehokkaimman toteutuksen.

Jos pakotat tietyn sisäisen esityksen, optimoija yrittää silti parantaa sitä, mutta se alkaa hieman huonommasta näkökulmasta.

Joillakin FPGA-tiedostoilla on "esilataus" -ominaisuudet, joissa rekisterit voidaan alustaa mielivaltaisiin arvoihin, jolloin alustetaan \ $ N-1 \ $, lasketaan alaspäin ja käytetään ylintä kantobittiä lähtöön ja nollaukseen (seuraavassa jaksossa ) on tehokkaampi kuin sekä summaimen että vertailijan toteuttaminen. Ilman esikuormitusta summain voi olla parempi.

Ellei tiedä sisäistä rakennetta, muulle logiikalle varatut resurssit (monilla FPGA: lla on oma liukuluku kerrota ja lisää -logiikka, jota voit käyttää myös laskurin toteuttamiseen, jos sinulla on jäljellä olevia yksiköitä) ja olet täysin varma, että voitit '' Vaihda toiseen malliin, vastaus on "älä ajattele sitä".