Usein piireissä näen vastuksen sijoitettuna sarjaan signaalilinjassa ja joskus jopa sarjaan MCU: n VDD-linjan kanssa. Tarkoittaako tämä tasoittaa melua linjassa? Kuinka tämä eroaa pienen korkin, kuten .1µF: n käyttämisestä saman tekemiseen?
Usein piireissä näen vastuksen sijoitettuna sarjaan signaalilinjassa ja joskus jopa sarjaan MCU: n VDD-linjan kanssa. Tarkoittaako tämä tasoittaa melua linjassa? Kuinka tämä eroaa pienen korkin, kuten .1µF: n käyttämisestä saman tekemiseen?
Kaksi yleistä syytä on signaalin eheys ja virran rajoittaminen laiskan tason muunnoksessa.
Signaalin eheyden vuoksi mikä tahansa piirilevyn jäljen ja siihen liitettyjen komponenttien muodostama siirtolinjan impedanssin epäsuhta voi aiheuttaa signaalin siirtymien heijastuksia. . Jos niiden annetaan toipua edestakaisin jäljessä, joka heijastaa epäsuhtaita lopussa monien jaksojen ajan, kunnes ne kuolevat, signaalit "soivat" ja niitä voidaan tulkita väärin joko tasolla tai lisäreunasiirtyminä. Lähtötapilla on tyypillisesti matalampi impedanssi ja tulotapilla suurempi impedanssi. Jos laitat lähtöjohdon sarjavastuksen, joka vastaa siirtojohdon impedanssia, se muodostaa välittömästi jännitteenjakajan ja linjaa pitkin kulkevan aaltorintaman jännite on puolet lähtöjännitteestä. Vastaanottopäässä tulon suurempi impedanssi näyttää olennaisesti avoimelta piiriltä, joka tuottaa vaiheen sisäisen heijastuksen, joka kaksinkertaistaa hetkellisen jännitteen takaisin alkuperäiseen. Mutta jos tämän heijastuksen annetaan saavuttaa kuljettajan matalaimpedanssinen lähtö, se heijastuu vaiheesta poispäin ja häiritsee rakentavasti, vähentämällä uudelleen ja tuottamalla soittoäänen. Sen sijaan se absorboidaan kuljettajan sarjavastuksella, joka on valittu vastaamaan linjan impedanssia. Tällainen lähteen päättäminen toimii melko hyvin pisteestä pisteeseen -yhteyksissä, mutta ei niin hyvin monipisteisissä.
Nykyinen rajoittaminen laiskan tason käännöksissä on toinen yleinen syy. Eri sukupolvien CMOS IC -tekniikoilla on erilaiset optimaaliset käyttöjännitteet, ja transistoreiden pieni fyysinen koko voi asettaa vahingon rajat. Lisäksi he eivät voi luonnostaan sietää, että tulolla on korkeampi jännite kuin niiden syöttö. Joten suurin osa siruista on rakennettu pienillä diodeilla tuloista syöttöön syöttösuojaksi ylijännitteiltä. Jos ajetaan 3,3 V: n osaa 5 V: n osasta (tai todennäköisemmin tänään, kun ajetaan 1,2 tai 1,8 V: n osaa 3,3 V: n lähteestä), on houkuttelevaa luottaa vain näihin diodeihin kiinnittämään signaalijännite turvalliselle alueelle. Ne eivät kuitenkaan useinkaan pysty käsittelemään kaikkea virtaa, jonka suurempi jännitelähtö voi saada, joten sarjavastusta käytetään diodin läpi kulkevan virran rajoittamiseen.
Kyllä, signaalin eheys on syy. Korkin käyttö hidastaa reunaa paljon ja ei ole yhtä puhdasta. Aiheen vakiokirja on High Speed Digital Design: A Handbook of Black Magic. Nyrkkisääntönä lähtökohtana käytetään tyypillisesti 22,1 ohmia. Voit käyttää signaalin eheyden simulointityökalua, kuten Mentor Graphicsin HyperLynx, saadaksesi paremman analyysin ennen taulun rakentamista.
VDD-rivillä se ei ole syy. Jotkut ihmiset saattavat laittaa milliohmivastuksen sinne mittaamaan tehoa ja korvaamaan sen sitten 0 ohmilla tuotantoa varten. Toiset, varsinkin analoginen, voivat laittaa RC-suodattimen sinne melun poistamiseksi.
Millaiseen tuotteeseen? Kuluttajaosuudessa se on todennäköisesti signaalin eheyden kannalta (katso Brianin vastaus).
Kehitystyökalussa se voi olla virranrajoitusta varten. Pudotan usein noin 470 ohmin vastuksia signaalilinjoihin projekteihini tietolinjoille, jotka kytketään ulkoisiin moduuleihin. Digitaalisen tulon ottama virta ei riitä aiheuttamaan suurta jännitehäviötä tämän vastuksen yli. Nykyinen rajoitus tarkoittaa, että mikään (yleensä) ei mene savuun, jos teen virheen tavaroiden yhdistämisessä tai jos jokin lyhentää yhteyttä paljaalla levyllä. Se eroaa korkista, koska korkki vetää paljon virtaa digitaaliselle reunalle (lyhyeksi, mutta joskus merkityksettömäksi ajaksi), jolla on vastakkainen vaikutus kuin vastuksella.
En ole varma, puhutko tästä, mutta pieni vastus (<100 ohm) voidaan sijoittaa pitkää linjaa ajavan op-vahvistimen lähtöön, jotta kapasitiivinen kuorma ei T eivät aiheuta vahvistimen värähtelyä.
Sitä voidaan käyttää myös varmistamaan, että kahdella vahvistimella on täsmälleen sama lähtöimpedanssi, tasapainotetun linjan luomiseksi, joka hylkää häiriöt.
Kaksi muuta vastausta:
Olen nähnyt Xilinx FPGA: n, joka on ohjelmoitu ajamaan CMOS-analogisen rivin / sarakkeen multipleksoria kuvaajaan, roskakoriin, koska nanosekunnin alapuolella olevat Xilinx-digitaalireunat menivät KAUPAN maan alle ja PITÄÄ VDD: n yläpuolelle. Tämä oli havaittavissa 1 pF-koettimella, jonka nopeus oli 900 MHz (TEK-aktiivinen fet-koetin P6201, pitkään vanhentunut). Normaali 13pF: n hidas koettimesi ei osoittanut ylitystä. Ihmiset, joilla on vuosien kokemus näillä alueilla, ohjasivat minua sijoittamaan 1Kohmin vastuksen kuhunkin 6 "johtimeen (noin 15 näistä johdoista) Xilinxistä multipleksoriin. Tulos? Hieno kuva, paljon offsetia / vahvistusvirhe, ilmestyi. Jotkut kuumakylmälevyn korjaukset lisättiin, ja voit nähdä sormesi lämmön imeytyvän paperiarkin läpi. Mitä oli meneillään? Suojadiodit, joiden odotettiin absorboivan jommankumman napaisuuden ESD-osumia, olivat kytkeytymässä päälle näiden nanosekuntien alapuolella / ylityksen aikana. Siten miljoonia kertoja sekunnissa, CMOS-substraattiin ja kaivoihin ruiskutettiin lataus, mikä häiritsi digitaalista käyttäytymistä ja ehkä analogisia signaaleja, jos ne ajettiin grd / rautatielle odottamattomilla varauksilla, jotka tarvitsevat polun takaisin kotiin. Olen auttanut muiden CMOS-piirien virheenkorjauksessa, jossa vain yksi logiikkaportti oli järkyttynyt ESD-testin aikana, koska local: n latausta keräävää kontaktia kaivoon / alustaan ei ollut.
Varo vdd-linjojen vastuksia. Jos et ole varovainen asettamalla korkkia oikein, saatat päätyä aaltoilemaan laitteen syöttölaitteella, mikä voi vaikuttaa haitallisesti laitteen toimintaan.
Joskus vastus tai muu kuorma lisätään rinnakkain erillisen digitaalisen tulon kanssa kompensoimaan hajautettua kapasitanssia pitkässä tulokaapelissa.Tarkastellaan tapausta, jossa pitkällä suojatun kaapelin päässä olevalla kenttäkytkimellä on kuuma ja paluujohdin.kaapeliparin toisessa päässä on 120 vac linja ja paluupuoli menee PLC: n, DCS: n tai muun digitaalisen laitteen tuloon.Näiden arvojen perusteella:
- Syöttöjännite
- Kaapelin kapasitanssi
- Digitaalisen syöttölaitteen impedanssi
- Digitaalisen syöttölaitteen ON-jännite
Voit laskea kaapelien suurimman turvallisen etäisyyden niin, että tulo sammuu, kun kytkin avataan.
Kaapelin impedanssi ja syöttölaite muodostavat jännitteenjakajan, joka voi aiheuttaa jännitteen tulossa yli kynnyksen, vaikka kytkin olisi auki.