Kun opit minkäänlaista HDL: ää (Verilog, VHDL ...), on tärkeää pitää mielessä yksi asia. Se ei ole ohjelmointi ja asiat toimivat rinnakkain. Tästä huolimatta mielestäni paras tapa oppia mikä tahansa HDL on oppia ajattelemaan laitteistossa ja kuvaamaan laitteistoa (siksi sitä kutsutaan laitteiston kuvauskieleksi).
Minulla on toistaiseksi ollut harvoin nähtyjä kirjoja, jotka osoittavat, kuinka HDL käännetään laitteistoksi. Olen lukenut yhden, kun olin Synopsysissä (sivut, jotka olivat täynnä koodia ja kaavioita), mutta se oli sisäinen julkaisu. Vaikka tästä kirjasta puuttuu, voit silti nähdä, kuinka koodisi muuttuu laitteistoksi suorittamalla se synteesin avulla vapaalla ohjelmistolla.
Syy, jonka haluan korostaa, johtuu siitä, että on monia tapoja ratkaise ongelma. Pystyt kirjoittamaan koodin, joka ratkaisee sen tehokkaasti, porttien lukumäärästä ja ajoitusasennosta, jos ymmärrät, miten se muunnetaan taustalla olevaksi laitteistoksi.
Onnea!